Пакунок: yosys-abc (0.52-1)

[ Source: yosys  ]

Sequential Logic Synthesis and Verification Algorithms

ABC is a system for synthesis and verification of binary sequential logic circuits appearing in synchronous hardware designs. It combines scalable logic optimization based on And-Inverter Graphs (AIGs), optimal-delay DAG-based technology mapping for look-up tables and standard cells, and innovative algorithms for sequential synthesis and verification.

This is a fork of berkeley-abc maintained by the YosysHQ team for use in the yosys RTL synthesis framework.

Інші пакунки пов'язані з yosys-abc

• dep: libbz2-1.0

  Стискання файлів за алгоритмом Барроуза-Уїлера — виконавчий модуль

• dep: libc6 (>= 2.38)

  Бібліотека GNU C: спільні бібліотеки
  also a virtual package provided by libc6-udeb

• dep: libreadline8t64 (>= 6.0)

  Бібліотеки GNU readline та history, динамічні бібліотеки

• dep: libstdc++6 (>= 13.1)

  Стандартна бібліотека C++ GNU, версії 3

• dep: zlib1g (>= 1:1.1.4)

  Бібліотека стискання даних (виконавчий модуль)

Завантажити yosys-abc

Завантаження для всіх доступних архітектур

Архітектура	Розмір пакунка	Розмір після встановлення	Файли
arm64	4,271.4 kB	12,054.0 kB	[список файлів]