Пакунок: verilator (5.024-1 and others)

[ Source: verilator  ]

fast free Verilog simulator

Verilator is the fastest free Verilog HDL simulator, and beats many commercial simulators. It compiles synthesizable Verilog (not test-bench code!), plus some PSL, SystemVerilog and Synthesis assertions into C++ or SystemC code. It is designed for large projects where fast simulation performance is of primary concern, and is especially well suited to generate executable models of CPUs for embedded software design teams.

Tags: Field: Електроніка, Implemented in: C++, implemented-in::perl, interface::commandline, Role: Program, Purpose: Simulating

Інші пакунки пов'язані з verilator

• dep: libjs-sphinxdoc (>= 7.4)

  JavaScript support for Sphinx documentation

• dep: perl

  Мова Практичного Видобування та Побудування Звітів Лари Уолла (Larry Wall)

• dep: python3

  interactive high-level object-oriented language (default python3 version)

• dep: sphinx-rtd-theme-common (>= 2.0.0+dfsg)

  sphinx theme from readthedocs.org (common files)

• rec: libsystemc-dev

  Development files for SystemC library

• sug: gtkwave

  VCD (Value Change Dump) file waveform viewer

Завантажити verilator

Завантаження для всіх доступних архітектур

Архітектура	Версія	Розмір пакунка	Розмір після встановлення	Файли
i386	5.024-1+b2	1,405.4 kB	4,191.0 kB	[список файлів]