Package: yosys (0.6-7 and others) [debports]

[ Source:  ]

infrastruttura per la sintesi di RTL Verilog

Questa è un'infrastruttura per la sintesi di RTL Verilog. Attualmente ha una gestione ampia di Verilog-2005 e fornisce un insieme di base di algoritmi di sintesi per svariati domini d'applicazione.

Yosys può essere adattato per eseguire qualsiasi lavoro di sintesi combinando i passaggi esistenti (algoritmi) usando script di sintesi e aggiungendo i passaggi aggiuntivi necessari estendendo la base di codice C++ di Yosys.

Other Packages Related to yosys

• dep: berkeley-abc (>= 1.01)

  ABC - un sistema per verifica e sintesi sequenziale

• dep: libc6 (>= 2.11)

  Libreria C GNU: librerie condivise
  also a virtual package provided by libc6-udeb

• dep: libffi6 (>= 3.0.4)

  Package not available

• dep: libgcc1 (>= 1:3.0)

  Package not available

• dep: libreadline7 (>= 6.0)

  Package not available

• dep: libstdc++6 (>= 5.2)

  libreria GNU Standard C++, versione 3

• dep: libtcl8.6 (>= 8.6.0)

  Tcl (Tool Command Language) v 8.6 - file di libreria runtime

• dep: python3

  linguaggio interattivo di alto livello orientato agli oggetti (versione python3 predefinita)

• dep: xdot

  visualizzatore interattivo di file dot di Graphviz

Download yosys

Download for all available architectures

Architecture	Version	Package Size	Installed Size	Files
sparc64 (unofficial port)	0.6-7+b1	1,267.7 kB	5,329.0 kB	[list of files]