Paquet : yosys (0.6-7 et autres) [debports]

[ Paquet source :  ]

cadriciel pour la synthèse RTL Verilog

Il s’agit d’un cadriciel pour la synthèse RTL Verilog. Actuellement, il prend en charge de manière importante Verilog-2005 et fournit un ensemble basique d’algorithmes de synthèse pour des domaines d’applications variés.

Yosys peut être adapté pour réaliser tout travail de synthèse en combinant les passages existants (algorithmes) en utilisant des scripts de synthèse et en ajoutant des passages, selon les besoins, en étendant la base codée en C++ de yosys.

Autres paquets associés à yosys

• dep: berkeley-abc (>= 1.01)

  ABC − système de synthèse et de vérification de séquences

• dep: libc6 (>= 2.11)

  bibliothèque C GNU : bibliothèques partagées
  un paquet virtuel est également fourni par libc6-udeb

• dep: libffi6 (>= 3.0.4)

  Paquet indisponible

• dep: libgcc1 (>= 1:3.0)

  Paquet indisponible

• dep: libreadline7 (>= 6.0)

  Paquet indisponible

• dep: libstdc++6 (>= 5.2)

  bibliothèque standard C++ de GNU v3

• dep: libtcl8.6 (>= 8.6.0)

  Tcl (the Tool Command Language) v8.6 - run-time library files

• dep: python3

  langage orienté objet interactif de haut niveau – version par défaut de Python 3

• dep: xdot

  visualisateur interactif de fichiers de tracé Graphviz

Télécharger yosys

Télécharger pour toutes les architectures proposées

Architecture	Version	Taille du paquet	Espace occupé une fois installé	Fichiers
sparc64 (portage non officiel)	0.6-7+b1	1 267,7 ko	5 329,0 ko	[liste des fichiers]