全部搜尋項
trixie  ] [  sid  ]
[ 原始碼: yosys  ]

套件:yosys-abc(0.52-1)

yosys-abc 的相關連結

Screenshot

Debian 的資源:

下載原始碼套件 yosys

維護小組:

外部的資源:

相似套件:

Sequential Logic Synthesis and Verification Algorithms

ABC is a system for synthesis and verification of binary sequential logic circuits appearing in synchronous hardware designs. It combines scalable logic optimization based on And-Inverter Graphs (AIGs), optimal-delay DAG-based technology mapping for look-up tables and standard cells, and innovative algorithms for sequential synthesis and verification.

This is a fork of berkeley-abc maintained by the YosysHQ team for use in the yosys RTL synthesis framework.

其他與 yosys-abc 有關的套件

  • 依賴
  • 推薦
  • 建議
  • 增強

下載 yosys-abc

下載可用於所有硬體架構的
硬體架構 套件大小 安裝後大小 檔案
amd64 4,828。4 kB12,925。0 kB [檔案列表]
arm64 4,271。4 kB12,054。0 kB [檔案列表]
armel 4,085。1 kB11,854。0 kB [檔案列表]
armhf 4,253。4 kB8,910。0 kB [檔案列表]
i386 4,902。5 kB13,881。0 kB [檔案列表]
mips64el 4,413。2 kB15,073。0 kB [檔案列表]
ppc64el 4,906。4 kB15,382。0 kB [檔案列表]
riscv64 4,798。1 kB10,774。0 kB [檔案列表]