Package: covered-doc (0.7.10-5)

[ Source: covered  ]

strumento di analisi della copertura del codice per Verilog - documentazione

Covered è un'utilità per misurare la copertura del codice per Verilog che legge un progetto Verilog e un file di dump VCD/LXT generato a partire da esso e produce un file di copertura che può essere unificato con altri o usato per creare un rapporto sulla copertura del codice. Covered contiene anche l'utilità GUI per rapporti sulla copertura del codice che legge un file di copertura per permettere l'analisi interattiva della copertura. Le aree di copertura misurate da Covered sono: riga, toggle, memoria, logica combinatoria, transizione da stato a stato per gli ASF e copertura delle asserzioni.

Questo pacchetto contiene la documentazione.

Tags: Role: Documentation

Download covered-doc

Download for all available architectures

Architecture	Package Size	Installed Size	Files
all	1,650.5 kB	2,438.0 kB	[list of files]