Package: yosys-doc (0.33-5)

[ Source: yosys  ]

infrastruttura per la sintesi di RTL Verilog (documentazione)

Yosys è un'infrastruttura per la sintesi di RTL Verilog. Attualmente ha una gestione ampia di Verilog-2005 e fornisce un insieme di base di algoritmi di sintesi per svariati domini d'applicazione.

Yosys può essere adattato per eseguire qualsiasi lavoro di sintesi combinando i passaggi esistenti (algoritmi) usando script di sintesi e aggiungendo i passaggi aggiuntivi necessari estendendo la base di codice C++ di Yosys.

Questo pacchetto contiene il manuale.

Other Packages Related to yosys-doc

• sug: yosys

  infrastruttura per la sintesi di RTL Verilog

Download yosys-doc

Download for all available architectures

Architecture	Package Size	Installed Size	Files
all	2,001.7 kB	2,184.0 kB	[list of files]