Package: verilator (4.038-1) [debports]

[ Source:  ]

simulatore Verilog veloce e libero

Verilator è il più veloce simulatore libero di Verilog HDL e batte molti simulatori commerciali. Compila Verilog sintetizzabile (non codice per benchtest!), più alcune dichiarazioni PSL, SystemVerilog e Synthesis in codice C++ o SystemC. È progettato per vasti progetti in cui prestazioni veloci di simulazione sono di primaria importanza ed è specialmente adatto per generare modelli eseguibili di CPU per gruppi di progettazione di software embedded.

Other Packages Related to verilator

• dep: libc6 (>= 2.31)

  Libreria C GNU: librerie condivise
  also a virtual package provided by libc6-udeb

• rec: libsystemc-dev

  file di sviluppo per la libreria SystemC

• sug: gtkwave

  visualizzatore per file di forma d'onda VCD (Value Change Dump)

Download verilator

Download for all available architectures

Architecture	Package Size	Installed Size	Files
sh4 (unofficial port)	3,654.3 kB	14,478.0 kB	[list of files]