Package: verilator (5.012-1 and others) [debports]

[ Source:  ]

Hurtig og fri Verilog-simulator

Verilator er den hurtigste frie Verilog HDL-simulator, og den slår mange kommercielle simulatorer. Den kompilerer synthesizer egnet Verilog (ikke test-bench-kode!), samt lidt PSL, SystemVerilog- og Synthesis-påstande til C++ eller SystemC-kode. Det er designet for store projekter, hvor hurtig simuleringsydelse er af primær koncern, og er specielt velegnet til at oprette kørbare modeller for CPU'er for indlejrede programdesignhold.

Other Packages Related to verilator

• dep: libc6.1 (>= 2.37)

  GNU C-bibliotek: Delte biblioteker
  also a virtual package provided by libc6.1-udeb

• dep: libjs-sphinxdoc (>= 5.2)

  JavaScript-understøttelse for Sphinx-dokumentation

• dep: perl

  Larry Walls praktiske uddragnings- og rapportsprog (Perl)

• dep: python3

  Interaktivt objektorienteret højniveausprog - standardversion af Python 3

• dep: sphinx-rtd-theme-common (>= 1.2.2+dfsg)

  Sphinx-tema fra readthedocs.org - fælles filer

• rec: libsystemc-dev

  Udviklingsfiler for SystemC-biblioteket

• sug: gtkwave

  Fremviser for filer i VCD-waveform (Value Change Dump)

Download verilator

Download for all available architectures

Architecture	Version	Package Size	Installed Size	Files
ia64 (unofficial port)	5.012-1+b1	8,612.6 kB	75,801.0 kB	[list of files]