套件：gplcver（2.12a-3）

[ 原始碼： gplcver  ]

Verilog simulator

Cver is a full 1995 IEEE P1364 standard Verilog simulator. It also implements some of the 2001 P1364 standard features. All three PLI interfaces (tf_, acc_, and vpi_) are implemented as defined in the IEEE 2001 P1364 LRM.

標籤: 軟體開發: 需要一個額外的標籤, 直譯器, 領域: 電子學, 實做語言: implemented-in::c, role::program, Purpose: Simulating

其他與 gplcver 有關的套件

• dep: libc6 (>= 2.34) [riscv64]

  GNU C 函式庫：共用函式庫
  同時作為一個虛擬套件由這些套件填實： libc6-udeb

  dep: libc6 (>= 2.35) [除 riscv64]

下載 gplcver

下載可用於所有硬體架構的

硬體架構	套件大小	安裝後大小	檔案
amd64	823。1 kB	1，966。0 kB	[檔案列表]
arm64	779。1 kB	2，077。0 kB	[檔案列表]
armel	752。0 kB	1，896。0 kB	[檔案列表]
armhf	758。5 kB	1，480。0 kB	[檔案列表]
i386	867。0 kB	2，170。0 kB	[檔案列表]
mips64el	751。1 kB	2，343。0 kB	[檔案列表]
ppc64el	858。3 kB	2，461。0 kB	[檔案列表]
riscv64	854。7 kB	1，821。0 kB	[檔案列表]
s390x	848。5 kB	2，205。0 kB	[檔案列表]