套件：gplcver（2.12a-1.1 以及其他的）

[ 原始碼： gplcver  ]

Verilog simulator

Cver is a full 1995 IEEE P1364 standard Verilog simulator. It also implements some of the 2001 P1364 standard features. All three PLI interfaces (tf_, acc_, and vpi_) are implemented as defined in the IEEE 2001 P1364 LRM.

Homepage: http://www.pragmatic-c.com/gpl-cver

標籤: 軟體開發: 需要一個額外的標籤, 直譯器, 領域: 電子學, 實做語言: implemented-in::c, role::program, Purpose: Simulating

其他與 gplcver 有關的套件

• dep: libc6 (>= 2.14) [amd64]

  GNU C 函式庫：共用函式庫
  同時作為一個虛擬套件由這些套件填實： libc6-udeb

  dep: libc6 (>= 2.17) [arm64]

  dep: libc6 (>= 2.7) [armhf, i386]

下載 gplcver

下載可用於所有硬體架構的

硬體架構	版本	套件大小	安裝後大小	檔案
amd64	2.12a-1.1+b2	792。7 kB	1，884。0 kB	[檔案列表]
arm64	2.12a-1.1+b2	702。4 kB	1，827。0 kB	[檔案列表]
armhf	2.12a-1.1+b2	723。7 kB	1，387。0 kB	[檔案列表]
i386	2.12a-1.1+b2	836。6 kB	2，096。0 kB	[檔案列表]