Package: yosys-dev (0.52-1 and others)

[ Source: yosys  ]

infrastruttura per la sintesi di RTL Verilog (file di sviluppo)

Yosys è un'infrastruttura per la sintesi di RTL Verilog. Attualmente ha una gestione ampia di Verilog-2005 e fornisce un insieme di base di algoritmi di sintesi per svariati domini d'applicazione.

Yosys può essere adattato per eseguire qualsiasi lavoro di sintesi combinando i passaggi esistenti (algoritmi) usando script di sintesi e aggiungendo i passaggi aggiuntivi necessari estendendo la base di codice C++ di Yosys.

Questo pacchetto contiene gli header e i programmi necessari per compilare plugin per yosys.

Other Packages Related to yosys-dev

• dep: libffi-dev

  libreria Foreign Function Interface (file di sviluppo)

• dep: libreadline-dev

  librerie GNU readline ed history, file di sviluppo

• dep: tcl-dev

  Tool Command Language (versione predefinita) - file di sviluppo

Download yosys-dev

Download for all available architectures

Architecture	Version	Package Size	Installed Size	Files
alpha (unofficial port)	0.52-1	132.9 kB	679.0 kB	[list of files]
amd64	0.52-1	133.0 kB	679.0 kB	[list of files]
arm64	0.52-1	133.0 kB	679.0 kB	[list of files]
armel	0.52-1	133.0 kB	679.0 kB	[list of files]
armhf	0.52-1	133.0 kB	679.0 kB	[list of files]
hppa (unofficial port)	0.12-1	87.9 kB	446.0 kB	[list of files]
i386	0.52-1	132.9 kB	679.0 kB	[list of files]
ia64 (unofficial port)	0.23-6	93.0 kB	475.0 kB	[list of files]
loong64 (unofficial port)	0.52-1	132.9 kB	679.0 kB	[list of files]
m68k (unofficial port)	0.52-1	133.0 kB	679.0 kB	[list of files]
mips64el	0.52-1	132.9 kB	679.0 kB	[list of files]
ppc64 (unofficial port)	0.9-2+b1	60.7 kB	323.0 kB	[list of files]
ppc64el	0.52-1	132.9 kB	679.0 kB	[list of files]
riscv64	0.52-1	132.9 kB	679.0 kB	[list of files]
sh4 (unofficial port)	0.33-6	99.9 kB	506.0 kB	[list of files]
sparc64 (unofficial port)	0.6-7+b1	50.5 kB	286.0 kB	[list of files]
x32 (unofficial port)	0.52-1	133.0 kB	679.0 kB	[list of files]