Package: yosys-dev (0.12-1) [debports]

[ Source:  ]

infrastruttura per la sintesi di RTL Verilog (file di sviluppo)

Yosys è un'infrastruttura per la sintesi di RTL Verilog. Attualmente ha una gestione ampia di Verilog-2005 e fornisce un insieme di base di algoritmi di sintesi per svariati domini d'applicazione.

Yosys può essere adattato per eseguire qualsiasi lavoro di sintesi combinando i passaggi esistenti (algoritmi) usando script di sintesi e aggiungendo i passaggi aggiuntivi necessari estendendo la base di codice C++ di Yosys.

Questo pacchetto contiene gli header e i programmi necessari per compilare plugin per yosys.

Other Packages Related to yosys-dev

• dep: libffi-dev

  libreria Foreign Function Interface (file di sviluppo)

• dep: libreadline-dev

  librerie GNU readline ed history, file di sviluppo

• dep: tcl-dev

  Tool Command Language (versione predefinita) - file di sviluppo

Download yosys-dev

Download for all available architectures

Architecture	Package Size	Installed Size	Files
hppa (unofficial port)	87.9 kB	446.0 kB	[list of files]