Package: verilator (4.038-1)

[ Source: verilator  ]

simulatore Verilog veloce e libero

Verilator è il più veloce simulatore libero di Verilog HDL e batte molti simulatori commerciali. Compila Verilog sintetizzabile (non codice per benchtest!), più alcune dichiarazioni PSL, SystemVerilog e Synthesis in codice C++ o SystemC. È progettato per vasti progetti in cui prestazioni veloci di simulazione sono di primaria importanza ed è specialmente adatto per generare modelli eseguibili di CPU per gruppi di progettazione di software embedded.

Tags: Field: Electronics, Implemented in: C++, implemented-in::perl, interface::commandline, Role: Program, Purpose: Simulating

Other Packages Related to verilator

• dep: libc6 (>= 2.29)

  Libreria C GNU: librerie condivise
  also a virtual package provided by libc6-udeb

• rec: libsystemc-dev

  file di sviluppo per la libreria SystemC

• sug: gtkwave

  visualizzatore per file di forma d'onda VCD (Value Change Dump)

Download verilator

Download for all available architectures

Architecture	Package Size	Installed Size	Files
amd64	4,617.4 kB	20,379.0 kB	[list of files]
arm64	4,124.5 kB	19,725.0 kB	[list of files]
armel	3,563.8 kB	15,928.0 kB	[list of files]
armhf	3,700.0 kB	12,884.0 kB	[list of files]
i386	4,528.5 kB	18,459.0 kB	[list of files]
mips64el	4,007.6 kB	24,776.0 kB	[list of files]
mipsel	4,015.1 kB	21,610.0 kB	[list of files]
ppc64el	4,580.8 kB	23,693.0 kB	[list of files]
s390x	4,255.0 kB	21,066.0 kB	[list of files]