Package: yosys-dev (0.9-1 and others)

[ Source: yosys  ]

infrastruttura per la sintesi di RTL Verilog (file di sviluppo)

Yosys è un'infrastruttura per la sintesi di RTL Verilog. Attualmente ha una gestione ampia di Verilog-2005 e fornisce un insieme di base di algoritmi di sintesi per svariati domini d'applicazione.

Yosys può essere adattato per eseguire qualsiasi lavoro di sintesi combinando i passaggi esistenti (algoritmi) usando script di sintesi e aggiungendo i passaggi aggiuntivi necessari estendendo la base di codice C++ di Yosys.

Questo pacchetto contiene gli header e i programmi necessari per compilare plugin per yosys.

Download yosys-dev

Download for all available architectures

Architecture	Version	Package Size	Installed Size	Files
arm64	0.9-1+b1	60.6 kB	323.0 kB	[list of files]