全部搜尋項
[  sid  ] [  experimental  ]
[ 原始碼： yosys  ]

套件：yosys-abc（0.33-6~exp3）

yosys-abc 的相關連結

Screenshot

Debian 的資源：

下載原始碼套件 yosys：

維護小組：

外部的資源：

相似套件：

試製（Experimental）套件

警告：這個套件來自於 experimental 發行版。這表示它很有可能表現出不穩定或者出現 bug ，甚至是導致資料損失。請務必在使用之前查閱 changelog 以及其他潛在的文件。

Sequential Logic Synthesis and Verification Algorithms

ABC is a system for synthesis and verification of binary sequential logic circuits appearing in synchronous hardware designs. It combines scalable logic optimization based on And-Inverter Graphs (AIGs), optimal-delay DAG-based technology mapping for look-up tables and standard cells, and innovative algorithms for sequential synthesis and verification.

This is a fork of berkeley-abc maintained by the YosysHQ team for use in the yosys RTL synthesis framework.

其他與 yosys-abc 有關的套件

  • 依賴
  • 推薦
  • 建議
  • 增強

下載 yosys-abc

下載可用於所有硬體架構的
硬體架構 套件大小 安裝後大小 檔案
arm64 4，783。5 kB14，568。0 kB [檔案列表]