Пакет: yosys-abc (0.33-6)

[ Источник: yosys  ]

Sequential Logic Synthesis and Verification Algorithms

ABC is a system for synthesis and verification of binary sequential logic circuits appearing in synchronous hardware designs. It combines scalable logic optimization based on And-Inverter Graphs (AIGs), optimal-delay DAG-based technology mapping for look-up tables and standard cells, and innovative algorithms for sequential synthesis and verification.

This is a fork of berkeley-abc maintained by the YosysHQ team for use in the yosys RTL synthesis framework.

Другие пакеты, относящиеся к yosys-abc

• dep: libbz2-1.0

  библиотека сжатия по алгоритму Барроуза—Уилера (динамическая версия)

• dep: libc6 (>= 2.38)

  библиотека GNU C: динамически подключаемые библиотеки
  также виртуальный пакет, предоставляемый libc6-udeb

• dep: libgcc-s1 (>= 3.3.1)

  вспомогательная библиотека GCC

• dep: libreadline8t64 (>= 6.0)

  Библиотеки GNU readline и history, выполняемые библиотеки

• dep: libstdc++6 (>= 13.1)

  стандартная библиотека GNU C++ версии 3

• dep: zlib1g (>= 1:1.1.4)

  библиотека сжатия

Загрузка yosys-abc

Загрузить для всех доступных архитектур

Архитектура	Размер пакета	В установленном виде	Файлы
riscv64	5 406,1 Кб	13 031,0 Кб	[список файлов]