все параметры
sid  ] [  experimental  ]
[ Источник: yosys  ]

Пакет: yosys-abc (0.33-5 и другие)

Ссылки для yosys-abc

Screenshot

Ресурсы Debian:

Исходный код yosys:

Сопровождающие:

Внешние ресурсы:

Подобные пакеты:

Sequential Logic Synthesis and Verification Algorithms

ABC is a system for synthesis and verification of binary sequential logic circuits appearing in synchronous hardware designs. It combines scalable logic optimization based on And-Inverter Graphs (AIGs), optimal-delay DAG-based technology mapping for look-up tables and standard cells, and innovative algorithms for sequential synthesis and verification.

This is a fork of berkeley-abc maintained by the YosysHQ team for use in the yosys RTL synthesis framework.

Другие пакеты, относящиеся к yosys-abc

  • зависимости
  • рекомендации
  • предложения
  • enhances

Загрузка yosys-abc

Загрузить для всех доступных архитектур
Архитектура Версия Размер пакета В установленном виде Файлы
armel 0.33-5+b2 4 564,0 Кб13 830,0 Кб [список файлов]