все параметры
sid  ] [  experimental  ]
[ Источник:  ]

Пакет: yosys-abc (0.33-6~exp2) [debports]

Ссылки для yosys-abc

Screenshot

Ресурсы Debian:

Исходный код :

Не найден

Сопровождающие:

Внешние ресурсы:

Подобные пакеты:

Экспериментальный пакет

Предупреждение: данный пакет находится в экспериментальной ветке дистрибутива. Это означает, что он нестабилен или содержит ошибки, и даже может вызвать потерю данных. Перед использованием внимательно прочитайте файл changelog и другую доступную документацию.

Sequential Logic Synthesis and Verification Algorithms

ABC is a system for synthesis and verification of binary sequential logic circuits appearing in synchronous hardware designs. It combines scalable logic optimization based on And-Inverter Graphs (AIGs), optimal-delay DAG-based technology mapping for look-up tables and standard cells, and innovative algorithms for sequential synthesis and verification.

This is a fork of berkeley-abc maintained by the YosysHQ team for use in the yosys RTL synthesis framework.

Другие пакеты, относящиеся к yosys-abc

  • зависимости
  • рекомендации
  • предложения
  • enhances

Загрузка yosys-abc

Загрузить для всех доступных архитектур
Архитектура Размер пакета В установленном виде Файлы
alpha (неофициальный перенос) 5 096,9 Кб17 498,0 Кб [список файлов]