パッケージ: opensta (0~20191111gitc018cb2+dfsg-1.1) [debports]
Gate-level Static Timing Analyzer
After synthesis, place and route of a digital circuit, it is necessary to verify the timing of the design. OpenSTA is a tool for doing exactly that. It has a Tcl interface for entering commands for analysing designs.
It typically takes as input a verilog netlist, a liberty file, and other parasitics information from the placed and routed design.
その他の opensta 関連パッケージ
|
|
|
|
-
- dep: libc6.1 (>= 2.38)
- GNU C ライブラリ: 共有ライブラリ
以下のパッケージによって提供される仮想パッケージでもあります: libc6.1-udeb
-
- dep: libgcc-s1 (>= 3.0)
- GCC 共有ライブラリ
-
- dep: libreadline8t64 (>= 6.0)
- GNU readline および history ライブラリ - ランタイムライブラリ
-
- dep: libstdc++6 (>= 13.1)
- GNU 標準 C++ ライブラリ v3
-
- dep: libtcl8.6 (>= 8.6.0)
- Tcl (Tool Command Language) v8.6 - ランタイムライブラリファイル
-
- dep: zlib1g (>= 1:1.1.4)
- 圧縮ライブラリ - ランタイム