Paquet : yosys-doc (0.33-6~exp3)

[ Paquet source : yosys  ]

Paquet « expérimental »

Avertissement : ce paquet appartient à la distribution expérimentale. Cela signifie qu'il peut être instable ou bogué et peut éventuellement causer des pertes de données. Assurez-vous de consulter le journal des modifications (changelog) et les autres documentations existantes avant de l'utiliser.

cadriciel pour la synthèse RTL Verilog – documentation

Yosys est un environnement pour la synthèse RTL Verilog. Il prend actuellement en charge Verilog-2005 et fournit un ensemble basique d'algorithmes de synthèse pour divers domaines d'application.

Yosys peut être adapté pour réaliser tout travail de synthèse en combinant les passages existants (algorithmes) en utilisant des scripts de synthèse et en ajoutant des passages, selon les besoins, en étendant la base codée en C++ de yosys.

Ce paquet contient le manuel.

Autres paquets associés à yosys-doc

• sug: yosys

  cadriciel pour la synthèse RTL Verilog

Télécharger yosys-doc

Télécharger pour toutes les architectures proposées

Architecture	Taille du paquet	Espace occupé une fois installé	Fichiers
all	1 829,8 ko	2 485,0 ko	[liste des fichiers]