Paquet : covered (0.7.10-3.1)

[ Paquet source : covered  ]

outil d’analyse de couverture de code Verilog

Covered est un utilitaire de couverture de code Verilog qui lit une conception Verilog et un fichier généré de vidage VCD/LXT, et crée un fichier de couverture pouvant être fusionné avec d’autres fichiers ou utilisé pour générer un rapport de couverture. Covered fournit aussi un utilitaire graphique de rapport de couverture qui lit dans un fichier de couverture pour permettre une exploration interactive de couverture. Les domaines de couverture mesurés par Covered sont la couverture de lignes, de bascules, de mémoires, de logique combinatoire, les transitions d’état à état de machine à états fines et les assertions.

Étiquettes: Domaine: Électronique, Mis en œuvre en: C, Interface utilisateur: interface::commandline, interface::graphical, Système X Window, Rôle: Programme, Boîte à outils d'interface utilisateur: uitoolkit::tk, use::viewing, Système X Window: Application

Autres paquets associés à covered

• dep: libc6 (>= 2.17)

  bibliothèque C GNU : bibliothèques partagées
  un paquet virtuel est également fourni par libc6-udeb

• dep: libtcl8.6 (>= 8.6.0)

  Tcl (the Tool Command Language) v8.6 - run-time library files

• dep: libtk8.6 (>= 8.6.0)

  Tk toolkit for Tcl and X11 v8.6 - run-time files

• dep: tklib

  standard Tk Library

• dep: zlib1g (>= 1:1.1.4)

  Bibliothèque de compression - binaires

• rec: iverilog

  compilateur Verilog Icarus

  ou verilog

  paquet virtuel fourni par iverilog

  ou gplcver (>= 2.12a-1.1)

  Verilog simulator

Télécharger covered

Télécharger pour toutes les architectures proposées

Architecture	Taille du paquet	Espace occupé une fois installé	Fichiers
arm64	469,1 ko	2 385,0 ko	[liste des fichiers]